



乾芯科技
STARRYSTONETECH

VL IW/SIMD 数字信号处理器芯片

QXS320C28x 汇编指令手册

v1.12

合肥乾芯科技有限公司

表 1：版本历史

版本号	日期	备注
1.0	2019.06	初始版本
1.2	2020.03	增加VIL、VIH指令 修正部分指令功能描述错误
1.3	2020.04	修正部分指令功能描述错误
1.4	2021.09	增加浮点矢量运算指令
1.5	2022.03	依流片版本信息更新文档
1.6	2022.06	更新C2000-3槽指令
1.7	2024.09	添加VCU指令
1.8	2024.10	添加部分64位指令
1.12	2024.12	修正MUL64指令行为 修正FSEQ指令语法 更新TMU指令说明 删除未实现的指令

目 录

1. VLIW 槽定义	8
2. 寄存器说明	9
2.1. 寄存器堆描述	9
2.2. 控制寄存器（CR: Control Register）	9
2.3. 中断返回地址寄存器（IRA）	9
3. 指令说明	10
3.1. 特殊指令	10
NOP	10
IDLE	11
3.2. 控制流指令	14
JMP	14
JC	15
JNC	16
CALL	17
JMPR	18
CALLR	19
RET	20
RTT	21
LOOP	22
SYNCH	23
TRAP	24
3.3. 数据传送指令	25
MOVIGH	25
MOVIGL	26
MOVG2G	27
MOVG2C	28
MOVC2G	29
3.4. 加载/存储指令	30
LOAD8	30
LOAD16	31
LOAD32	32
STORE8	33
STORE16	34
STORE32	35
LOADU8	36
LOADU16	37
LOADU32	38
STOREU8	39

STOREU16	40
STOREU32	41
LOADO16.....	42
LOADO32.....	43
STOREO16	44
STOREO32	45
3.5. 标量运算指令.....	46
EQI.....	46
NEQI	47
GTI	48
LTi	49
GEI	50
LEI.....	51
EQ.....	52
NEQ	53
GT	54
LT	55
GE	56
LE.....	57
GTU	58
LTU.....	59
GEU	60
LEU	61
ADDI	62
ADDIC.....	63
ADD	64
ADDC	65
SUB.....	66
SUBC.....	67
MUL32	68
MUL64.....	69
MULU32	70
AND	71
OR.....	72
XOR.....	73
NOT	74
MAX.....	75
MIN.....	76
SL.....	77
SRA	78
SRL.....	79
ABS	80

TEST	81
TESTI	82
CBW	83
CHW	84
BFEXT	85
BFEXTU	86
BFST	87
BST	88
BCLR	89
NEG64	90
SAT64	91
SRA64	92
SL64	93
SRL64	94
3.6. FPU 指令	95
FSMUL	95
FSMAC	96
FSEINV	97
FSEISQRT	98
FSDIV	99
FSSQRT	100
FSADD	101
FSSUB	102
FSABS	103
FSEQ	104
FSGT	105
FSLT	106
FSGE	107
FSLE	108
FSMAX	109
FSMIN	110
FCVTSF	111
FCVTFS	112
FCVTSU	113
FCVTUS	114
3.7. TMU 指令	115
MPY2PIF32	115
DIV2PIF32	116
SINPUF32	117
ATANPUF32	118
QUADF	119
3.8. VCU 指令	120

3.8.1. 复数指令	120
VCADD	120
VCSUB.....	122
VCDA16	123
VCDS16.....	125
VNEG	127
VCMPY.....	128
VCMPYAC.....	129
3.8.2. CRC 指令	0
VCRC8LL	0
VCRC8LH.....	1
VCRC8HL.....	2
VCRC8HH	3
VCRC16P1LL	4
VCRC16P1LH.....	5
VCRC16P1HL.....	6
VCRC16P1HH.....	7
VCRC16P2LL	8
VCRC16P2LH.....	9
VCRC16P2HL.....	10
VCRC16P2HH.....	11
VCRC32LL	12
VCRC32LH.....	13
VCRC32HL.....	14
VCRC32HH.....	15
3.8.3. Viterbi 指令.....	16
VITBM2.....	16
VITBM3.....	17
VITDHAS	18
VITDHSA	19
VITDLAS	20
VITDLSA	21
VITHSEL	22
VITLSEL	24
VTCLEAR	26
VTRACE.....	27
3.8.4. VSTATUS 寄存器	29
3.8.4.1. 配置方法	29
3.8.4.2. 寄存器列表	29



1. VLIW 槽定义

定义 VLIW 包含个槽（SLOT），每个槽可以容纳一条指令。每条 VLIW 指令可能包含的 SLOT 数量为 1~3，对应 VLIW 指令长度可能为 32~96 位。每个槽所能容纳的指令类型如下所示：

Slot0: NOP、控制流指令、标量运算指令、数据传送指令；

Slot1: NOP、加载指令；

Slot2: NOP、存储指令；



2. 寄存器说明

2.1. 寄存器堆描述

标记	名称	宽度	数量
GR	通用寄存器	32	32
OFF	偏移寄存器	32	4
BAR	基址寄存器	32	4
MR	取模寄存器	32	4

说明：GR30 用作堆栈寄存器，GR31 用作返回寄存器（Link Register）

2.2. 控制寄存器（CR: Control Register）

CR 可以通过 MOV.G2C, MOV.C2G 进行设置以及保存

- [13:12]OVF: 溢出标志位，10/11/00 三种情况对应上/下/无溢出。
- [7] OF: 溢出标志位，产生溢出，该标志位设置为 1，否则设置为 0。
- [4] CON: 标量比较指令的结果，如果比较结果成立则该标志位设置为 1，否则设置为 0；如果当前不是比较指令，则该标志位保持不变。CR[4]对应 slot0。
- [0] CF: 标量运算的最高位是否产生进位/借位， CR [0]对应 slot0。

2.3. 中断返回地址寄存器（IRA）

保存中断返回的地址，为特殊寄存器

3. 指令说明

3.1. 特殊指令

NOP

格式:

NOP

目的:

空操作

描述:

不执行任何操作，不影响寄存器值和处理器状态。

限制条件:

;

操作:

;

异常:

;

备注:

;

IDLE

格式:

IDLE

目的:

进入低功耗模式

描述:

有三种低功耗模式，IDLE、STANDBY、HALT，三种低功耗模式通过 IDLE 指令进行进入，低功耗模式的种类通过 LPMCR 寄存器进行配置。

限制条件:

操作:

IDLE 是 C2000 CPU 的标准功能。在这种模式下，CPU 时钟是门控的，而所有外围时钟都保持运行。因此，IDLE 可以用于在 CPU 等待外设事件时节省 power。任何启用的中断都会将 CPU 从 IDLE 模式唤醒。

1.设置 LPMCR，LPM 到 0x0 并执行 IDLE 指令，则进入到 IDLE_MODE。

2.当被启用中断事件发生时，进入到 IDLE_EXIT 状态，如果此时无 IDLE 指令，则进入 NORMAL，若中断未被屏蔽则会进入中断，否则 CPU 将恢复正常的操作。

STANDBY 是一种更激进的低功耗模式，它对 CPU 时钟和从 CPU 的 SYSCLK 派生的任何外设时钟进行门控，看门狗仍可处于 Active 状态，其他 CPU 子系统及其所有外设会被同步控制进入低功耗。STANDBY 最适合唤醒信号来自外部系统而不是外设输入的应用，看门狗中断(可选)，GPIO0-63 中的任何一个可以被配置为在它们被驱动为低驱动时唤醒 CPU 子系统。在唤醒时，CPU 接收 WAKEINT 中断。

要进入 STANDBY 模式: (不包含 flash 和 pll 相关)

1.将 LPMCR.LPM 设置为 0x1。

2.启用 PIE 中的 WAKEINT 中断。

3.对于看门狗中断唤醒，将 LPMCR.WDINTE 设置为 1，并配置看门狗以生成中断。

4.对于 GPIO 唤醒，设置 GPIOLPMSEL0 和 GPIOLPMSEL1 以将所选 GPIO 连接到 LPM 模块。

5.执行 IDLE 指令。。

要从 STANDBY 模式唤醒：

1.配置所需的 GPIO 以触发唤醒。

2.将所选 GPIO 低电平驱动至少 5us，这将激活 WAKEINT PIE 中断； WAKEINT 中断被锁存在 PIE 块中。WAKEINT 中断也可以由看门狗中断触发。

3.若此时无 IDLE 指令，则退出低功耗模式进入 NORMAL 状态，执行 WAKEINT 中断，芯片开始正常工作。

CPU 现在已脱离 STANDBY 模式，可以恢复正常执行。

HALT 是一种全局低功耗模式，几乎可以门控所有系统时钟，并允许 XTAL 和模拟块断电。与其他 C2000 设备不同，HALT 模式不会在进入 HALT 时自动关闭 XTAL。

对于在 HALT 模式期间的最小功耗，应用程序软件应在进入 HALT 之前关闭 XTAL。如果 OSCCLK 源配置为 XTAL，则在设置 XTALCR.OSCOFF 之前，应用程序应首先将 OSSCLK 源切换到 INTOSC1 或 INTOSC2。

GPIO0-63 可以配置为从 HALT 唤醒系统，且没有其他唤醒选项可用。在唤醒时，CPU 接收 WAKEINT 中断。

要进入 HALT 模式：

1.启用 PIE 中的 WAKEINT 中断。

2.将 LPMCR.LPM 设置为 0x2。设置 GPIOLPMSEL0 和 GPIOLPMSEL1，将所选 GPIO 连接到 LPM 模块。

3.将 CLKSRCCTL1.WDHALTI 设置为 1，以保持看门狗定时器处于活动状态，并且 INTOSC1 和 INTOSC2 在 HALT 中通电。

4.将 CLKSRCCTL1.WDHALTI 设置为 0 以禁用看门狗定时器，并在 HALT 中关闭 INTOSC1 和 INTOSC2。

5.执行 IDLE 指令以进入 HALT 模式。

要从 HALT 模式唤醒：

- 1.将所选 GPIO 低电平驱动至少 5us，这将激活 WAKEINT PIE 中断。
- 2.再次驱动唤醒 GPIO 为高电平，以启动 SYSPLL 的加电。
- 3.等待 16us 加 1024 个 OSCCLK 周期，以允许 PLL 锁定和 WAKEINT ISR 锁定。
- 4.执行 WAKEINT ISR。

异常：

备注：



3.2. 控制流指令

注：跳转指令之后紧跟着两个延迟槽，由编译器产生。

JMP

格式：

JMP addr₂₁

目的：

无条件相对跳转到目标地址。

描述：

地址的有效范围是当前的 $8M(2^{21+2B})$ 区域。相对地址由 21 位的 Addr 域左移 2 位产生。

限制条件：

imm 为 21 位立即数

操作：

$PC \leftarrow PC + \text{addr} \ll 2$

异常：

；

备注：

；

JC

格式:

JC addr_{21}

目的:

满足条件则相对跳转到目标地址。

描述:

地址的有效范围是当前的 $8M(2^{21+2B})$ 区域。相对地址由 21 位的 **Addr** 域左移 2 位产生。

限制条件:

imm 为 21 位立即数

操作:

IF CON

$PC \leftarrow PC + \text{addr} \ll 2$

异常:

;

备注:

;

JNC

格式:

JNC addr₂₁

目的:

不满足条件则相对跳转到目标地址。

描述:

地址的有效范围是当前的 $8M(2^{21+2B})$ 区域。相对地址由 21 位的 Addr 域左移 2 位产生。

限制条件:

imm 为 21 位立即数

操作:

IF ~CON

PC $\leftarrow$ PC + addr $\ll$ 2

异常:

;

备注:

;

CALL

格式:

CALL addr₂₁

目的:

调用子程序。

描述:

目的地址的有效范围: 当前 PC + [-4MB, 4MB-4B], 地址偏移由 21-bit 的 addr 左移 2

bit 产生。当前 PC+8 (CALL_PC + 12) 保存到 GR[31] (Link Register)

限制条件:

imm 为 21 位有符号立即数

操作:

GR[31] ← PC + 8

PC ← PC + addr << 2

异常:

;

备注:

;

JMPR

格式:

JMPR Rs

目的:

无条件绝对跳转到目标地址。

描述:

目标地址为 Rs 中的数。

限制条件:

Rs 为 GR

操作:

PC ← Rs

异常:

;

备注:

;



CALLR

格式:

CALLR Rs

目的:

调用子程序。

描述:

子程序地址为 Rs 中的数据。调用目标地址处的子程序，将当前 PC 保存在 GR[31]（Link Register）中，以便于跳出子程序

限制条件:

Rd 为 GR

操作:

GR[31] ← PC+8

PC ← Rs

异常:

;

备注:

;



RET

格式:

RET

目的:

子程序返回。

描述:

返回的目的地址为 GR[31] (Link Register) 中的内容。

限制条件:

;

操作:

PC ← GR[31]

异常:

;

备注:

;



RTT

格式:

RTT

目的:

中断返回。

描述:

返回的目的地址为中断地址寄存器 ICA 的内容

限制条件:

;

操作:

$PC \leftarrow ICA$

异常:

;

备注:

;



LOOP

格式:

LOOP Rd, addr₁₆

目的:

循环。

描述:

循环次数为 Rd 值加一，循环出口地址 loop end 为地址标签 (addr)，即循环体最后一条指令地址。loopbegin 由硬件生成。每次在执行到循环体最后一条指令的时候，判断 loop counter 是否为 0，如果是则跳出循环至 loop end，如果不是则跳回 loop begin 重新执行循环体。

限制条件:

Rd 为 GR，addr 为 16 位立即数

操作:

loopend $\leftarrow$ PC + addr << 2

loopcounter $\leftarrow$ Rd

异常:

;

备注:

;

SYNCH

格式:

SYNCH

目的:

同步操作

描述:

限制条件:

;

操作:

异常:

;

备注:

;



TRAP

格式:

TRAP imm₁₈

目的:

用于调试的自陷指令

描述:

遇到 TRAP 后，处理器暂停，将 imm 送至 debug 模块的 DRR 寄存器

限制条件:

;

操作:

异常:

;

备注:

;



3.3. 数据传送指令

MOVIGH

格式:

MOVIGH Rd, imm₁₆

目的:

将一个 16 位的立即数复制到 rd 的高 16 位中

描述:

Rd_{31..16} ← imm₁₆

限制条件:

Rd 为 GR, OFF, BAR, MR; imm 为 16 位立即数

操作:

GR[Rd]_{31..16} ← imm₁₆

异常:

;

备注:

;

MOVIGL

格式:

MOVIGL Rd, imm₁₆

目的:

将一个 16 位的立即数复制到 rd 的低 16 位中

描述:

Rd_{15..0} ← imm₁₆

限制条件:

Rd 为 GR, OFF, BAR, MR; imm 为 16 位立即数

操作:

GR[Rd]_{15..0} ← imm₁₆

异常:

;

备注:

;



MOVG2G

格式:

MOVG2G Rd, Rs

目的:

将 Rs 中的数移送至 Rd 中

描述:

Rd $\leftarrow$ Rs

限制条件:

Rd 为 GR, OFF, BAR, MR; Rs 为 GR, OFF, BAR, MR

操作:

GR[Rd] $\leftarrow$ GR[Rs]

异常:

;

备注:

;



MOVG2C

格式:

MOVG2C Rs

目的:

用 Rs 的内容设置控制寄存器

描述:

Control Register ← Rs

限制条件:

Rs 为 GR

操作:

Control Register ← GR[Rs]

异常:

;

备注:

;



MOVC2G

格式:

MOVC2G Rd

目的:

将控制寄存器的内容保存到 GR 中

描述:

Rs ← Control Register

限制条件:

Rd 为 GR

操作:

GR[Rs] ← Control Register

异常:

;

备注:

;



3.4. 加载/存储指令

LOAD8

格式:

LOAD8 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 8bit 的数据。

描述:

从内存的目标地址处读取 8bit 的数据，零符号扩展到 32bit，复制到 Rd 中。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd_{7..0} \leftarrow \text{zero_extend}(\text{MEM}[Rs + \text{imm}_9])$

异常:

;

备注:

;

LOAD16

格式:

LOAD16 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 16bit 的数据。

描述:

从内存的目标地址处读取 16bit 的数据，零符号扩展到 32bit，复制到 Rd 中。地址偏移量为 imm₉ 左移一位。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd_{15..0} \leftarrow MEM[Rs + imm_9 \ll 1]$

异常:

访存地址最低位不为 0，则发出异常；

备注:

;

LOAD32

格式:

LOAD32 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 32bit 的数据。

描述:

从内存的目标地址处读取 32bit 的数据，存放在 Rd 中。地址偏移量为 imm₉ 左移 2 位。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd \leftarrow \text{MEM}[Rs + \text{imm}_9 \ll 2]$

异常:

访存地址最低两位不为 00，则发出异常；

备注:

；

STORE8

格式:

STORE8 Rd, Rs, imm₉

目的:

写存储器，将 8bit 数据写入内存的目标地址处。

描述:

将 Rd 的低 8bit 数据写入内存的目标地址处。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

MEM[Rs + imm₉] ← Rd_{7..0}

异常:

;

备注:

;



STORE16

格式:

STORE16 Rd, Rs, imm₉

目的:

写存储器，将 16bit 数据写入内存的目标地址处。

描述:

将 Rd 的低 16bit 数据写入内存的目标地址处。地址偏移量为 imm₉ 左移 1 位。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$MEM[Rs + imm_9 \ll 1] \leftarrow Rd_{15..0}$

异常:

访存地址最低位不为 0，则发出异常；

备注:

；

STORE32

格式:

STORE32 Rd, Rs, imm₉

目的:

写存储器，将 32bit 数据写入内存的目标地址处。地址偏移量为 imm₉ 左移 2 位。

描述:

将 Rd 中数据写入内存的目标地址处。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

MEM[Rs + imm₉ << 2] ← Rd

异常:

访存地址最低两位不为 00，则发出异常。

备注:

;

LOADU8

格式:

LOADU8 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 8bit 的数据。并且更新基址寄存器。

描述:

从内存的目标地址处读取 8bit 的数据，存放在 Rd 的低位。同时更新基址寄存器 Rs

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd_{7..0} \leftarrow MEM[Rs + imm_9]$

$Rs \leftarrow Rs + imm_9$

异常:

;

备注:

;



LOADU16

格式:

LOADU16 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 16bit 的数据。并且更新基址寄存器。

描述:

从内存的目标地址处读取 16bit 的数据，存放在 Rd 的低位，同时更新基址寄存器 Rs。地址偏移量为 imm₉ 左移 1 位

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd_{15..0} \leftarrow MEM[Rs + imm_9 \ll 1]$

$Rs \leftarrow Rs + imm_9 \ll 1$

异常:

访存地址最低位不为 0，则发出异常；

备注:

;

LOADU32

格式:

LOADU32 Rd, Rs, imm₉

目的:

访问存储器，读取目标地址出 32bit 的数据。并且更新基址寄存器。

描述:

从内存的目标地址处读取 32bit 的数据，存放在 Rd 中，同时更新基址寄存器 Rs。地址偏移量为 imm₉ 左移 2 位

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$Rd \leftarrow \text{MEM}[Rs + \text{imm}_9 \ll 2]$

$Rs \leftarrow Rs + \text{imm}_9 \ll 2$

异常:

访存地址最低两位不为 00，则发出异常；

备注:

;

STOREU8

格式:

STOREU8 Rd, Rs, imm₉

目的:

写存储器，将 8bit 数据写入内存的目标地址处。同时更新基址寄存器。

描述:

将 Rd 的低 8bit 数据写入内存的目标地址处，同时更新基址寄存器 Rs。

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

MEM[Rs + imm₉] ← Rd_{7..0}

Rs ← Rs + imm₉

异常:

;

备注:

;



STOREU16

格式:

STOREU16 Rd, Rs, imm₉

目的:

写存储器，将 16bit 数据写入内存的目标地址处。同时更新基址寄存器。

描述:

将 Rd 的低 16bit 数据写入内存的目标地址处，同时更新基址寄存器 Rs。地址偏移量为 imm₉ 左移 1 位

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$\text{MEM}[\text{Rs} + \text{imm}_9 \ll 1] \leftarrow \text{Rd}_{15..0}$

$\text{Rs} \leftarrow \text{Rs} + \text{imm}_9 \ll 1$

异常:

访存地址最低位不为 0，则发出异常；

备注:

;

STOREU32

格式:

STOREU32 Rd, Rs, imm₉

目的:

写存储器，将 32bit 数据写入内存的目标地址处。同时更新基址寄存器。

描述:

将 Rd 的数据写入内存的目标地址处，同时更新基址寄存器 Rs。地址偏移量为 imm₉ 左移 2 位

限制条件:

Rd 为 GR，Rs 为 GR，imm 为 9 位立即数

操作:

$\text{MEM}[\text{Rs} + \text{imm}_9 \ll 2] \leftarrow \text{Rd}$

$\text{Rs} \leftarrow \text{Rs} + \text{imm}_9 \ll 2$

异常:

访存地址最低两位不为 00，则发出异常；

备注:

;

LOADO16

格式:

LOADO16 Rd, Rs, Rt

目的:

循环访问存储器，读取目标地址出 16bit 的数据。

描述:

从内存的目标地址处读取 16bit 的数据，存放在 Rd 的低位。Rt 对应一组寄存器:BAR, OFF, MR。取完后需要递增 Rs，递增的步长为 OFF，但是需要保证 Rs 不超过 BAR + MR，如果超过则将模 MR。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 BAR、OFF、MR。

操作:

$Rd_{15..0} \leftarrow MEM[Rs]$

IF $Rs + OFF > MR + BAR$

$Rs = Rs + OFF - MR$

ELSE IF $Rs + OFF < BAR$

$Rs = Rs + OFF + MR$

ELSE

$Rs = Rs + OFF$

异常:

访存地址最低位不为 0，则发出异常；

备注:

;

LOADO32

格式:

LOADO32 Rd, Rs, Rt

目的:

循环访问存储器，读取目标地址出 32bit 的数据。

描述:

从内存的目标地址处读取 32bit 的数据，存放在 Rd 中。Rt 对应一组寄存器:BAR, OFF, MR。

取完后需要递增 Rs，递增的步长为 OFF，但是需要保证 Rs 不超过 BAR + MR，如果超过则将模 MR。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 BAR、OFF、MR。

操作:

Rd ← MEM[Rs]

IF $Rs + OFF > MR + BAR$

$Rs = Rs + OFF - MR$

ELSE IF $Rs + OFF < BAR$

$Rs = Rs + OFF + MR$

ELSE

$Rs = Rs + OFF$

异常:

访存地址最低两位不为 00，则发出异常；

备注:

使用实例: loado32 gr0 gr1 bar1

其中，bar - base address, off - offset, mr - modulus

三个 MOR 寄存器共有 4 组，见寄存器简述部分；

STOREO16

格式:

STOREO16 Rd, Rs, Rt

目的:

循环写存储器，向目标地址写 16bit 的数据。

描述:

将 Rd 的低 16 位写入内存的目标地址处。Rt 对应一组寄存器:BAR, OFF, MR。写完后需要递增 Rs，递增的步长为 OFF，但是需要保证 Rs 不超过 BAR + MR，如果超过则将模 MR

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 BAR、OFF、MR。

操作:

MEM[Rs] $\leftarrow$ Rd_{15..0}

IF Rs + OFF > MR + BAR

Rs = Rs + OFF - MR

ELSE IF Rs + OFF < BAR

Rs = Rs + OFF + MR

ELSE

Rs = Rs + OFF

异常:

访存地址最低位不为 0，则发出异常；

备注:

;

STOREO32

格式:

STOREO32 Rd, Rs, Rt

目的:

循环写存储器，向目标地址写 32bit 的数据。

描述:

将 Rd 的数据写入内存的目标地址处。Rt 对应一组寄存器:BAR, OFF, MR。写完后需要递增 Rs，递增的步长为 OFF，但是需要保证 Rs 不超过 BAR + MR，如果超过则将模 MR

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 BAR、OFF、MR。

操作:

MEM[Rs] ← Rd

IF Rs + OFF > MR + BAR

Rs = Rs + OFF - MR

ELSE IF Rs + OFF < BAR

Rs = Rs + OFF + MR

ELSE

Rs = Rs + OFF

异常:

访存地址最低两位不为 00，则发出异常；

备注:

;

3.5. 标量运算指令

标量运算操作数 Rd, Rs, Rt 都是 GR，标量指令都是整数运算

EQI

格式:

EQI Rs, imm₉

目的:

有符号判断。比较两个 32 位数是否相等

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs == sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] == sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

NEQI

格式:

NEQI Rs, imm₉

目的:

有符号判断。比较两个 32 位数是否相等

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs != sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] != sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

GTI

格式:

GTI Rs, imm₉

目的:

有符号判断。比较 Rs 是否大于立即数 imm

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs > sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] > sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

LTI

格式:

LTI Rs, imm₉

目的:

有符号判断。比较 Rs 是否小于立即数 imm

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs < sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] < sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

GEI

格式:

GEI Rs, imm₉

目的:

有符号判断。比较 Rs 是否大于等于立即数 imm

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs >= sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] >= sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

LEI

格式:

LEI Rs, imm₉

目的:

有符号判断。Rs 是否小于等于立即数 imm

描述:

imm₉ 有符号扩展至 32bit 进行比较

CON = (Rs <= sign_extend (imm₉))

限制条件:

Rs 为 GR，imm 为 9 位立即数

操作:

IF GR[Rs] <= sign_extend(imm₉)

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;

EQ

格式:

EQ Rs, Rt

目的:

有符号判断。比较两个 32 位数是否相等

描述:

CON = (Rs == Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] == GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



NEQ

格式:

NEQ Rs, Rt

目的:

有符号判断。比较两个 32 位数是否不相等

描述:

CON = (Rs != Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] != GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



GT

格式:

GT Rs, Rt

目的:

有符号判断。比较 Rs 是否大于 Rt。

描述:

CON = (Rs > Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] > GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



LT

格式:

LT Rs, Rt

目的:

有符号判断。比较 Rs 是否小于 Rt。

描述:

CON = (Rs < Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] < GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



GE

格式:

GE Rs, Rt

目的:

有符号判断。比较 Rs 是否大于等于 Rt。

描述:

CON = (Rs >= Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] >= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



LE

格式:

LE Rs, Rt

目的:

有符号判断。比较 Rs 是否小于等于 Rt

描述:

CON = (Rs <= Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] <= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



GTU

格式:

GTU Rs, Rt

目的:

无符号判断。比较 Rs 是否大于 Rt。

描述:

CON = (Rs > Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] > GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



LTU

格式:

LTU Rs, Rt

目的:

无符号判断。比较 Rs 是否小于 Rt。

描述:

CON = (Rs < Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] < GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



GEU

格式:

GEU Rs, Rt

目的:

无符号判断。比较 Rs 是否大于等于 Rt。

描述:

CON = (Rs >= Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] >= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



LEU

格式:

LEU Rs, Rt

目的:

无符号判断。比较 Rs 是否小于等于 Rt

描述:

CON = (Rs <= Rt)

限制条件:

Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] <= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

;

备注:

;



ADDI

格式:

ADDI Rd, Rs, imm₁₁

目的:

将一个 32 位数与一个常数相加得到结果

描述:

$Rd \leftarrow Rs + imm_{11}$

Imm 进行符号扩展至 32 位(加法运算只是局限在低 11 位, 即加到 0x7ff 时即会拓展到 0xffffffff, 当 0xffffffff 时再加高于 11 位有效的值时不变, 但是加 1 之后就会变为 0, 即运算只是局限在低 11 位)。最高位产生进位则置 CARRY 位。

限制条件:

Rd 为 GR, Rs 为 GR, imm 为 11 位立即数

操作:

$\{CARRY, GR[Rd]\} \leftarrow GR[Rs] + sign_extend(imm_{11})$

异常:

根据结果是否溢出设置 OF;

备注:

;

ADDIC

格式:

ADDIC Rd, Rs, imm₁₁

目的:

将一个 32 位数和一个常数相加，低位再加上 CARRY 位得到结果。

描述:

$Rd \leftarrow Rs + imm + CARRY$

Imm 进行符号扩展至 32 位。最高位产生进位则置 CARRY 位。

限制条件:

Rd 为 GR, Rs 为 GR, imm 为 11 位立即数

操作:

$\{CARRY, GR[Rd]\} \leftarrow GR[Rs] + sign_extend(imm_{11}) + CARRY$

异常:

根据结果是否溢出设置 OF;

备注:

;

ADD

格式:

ADD Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数相加得到结果

描述:

$Rd \leftarrow Rs + Rt$

最高位产生进位则置 CARRY 位。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$\{CARRY, GR[Rd]\} \leftarrow GR[Rs] + GR[Rt]$

异常:

根据结果是否溢出设置 OF;

备注:

;

ADDC

格式:

ADDC Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数相加，低位加上 CARRY 位得到结果

描述:

$Rd \leftarrow Rs + Rt + CARRY$

最高位产生进位则置 CARRY 位。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$\{CARRY, GR[Rd]\} \leftarrow GR[Rs] + GR[Rt] + CARRY$

异常:

根据结果是否溢出设置 OF;

备注:

;

SUB

格式:

SUB Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数相减得到结果

描述:

Rd $\leftarrow$ Rs - Rt

最高位产生借位则置 CARRY 位。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

{CARRY, GR[Rd]} $\leftarrow$ GR[Rs] - GR[Rt]

异常:

根据结果是否溢出设置 OF;

备注:

;

SUBC

格式:

SUBC Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数相减，低位减去 CARRY 得到结果

描述:

$Rd \leftarrow Rs - Rt - CARRY$

最高位产生借位则置 CARRY 位。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$\{CARRY, GR[Rd]\} \leftarrow GR[Rs] - GR[Rt] - CARRY$

异常:

根据结果是否溢出设置 OF;

备注:

;

MUL32

格式:

MUL32 Rd, Rs, Rt

目的:

将一个 32 位整数与一个 32 位整数进行有符号相乘得到结果的低 32 位。

描述:

将 Rs 和 Rt 中的 32 位数据有符号相乘得到 64 位数据，截取低 32 位存在 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

temp $\leftarrow$ GR[Rs] * GR[Rt]

GR[Rd] $\leftarrow$ temp_{31..0}

异常:

;

备注:

;



MUL64

格式:

MUL64 Rd, Rs, Rt

目的:

将一个 32 位整数与一个 32 位整数有符号相乘得到结果的高 32 位。

描述:

将 Rs 和 Rt 中的 32 位数据有符号相乘得到 64 位数据，截取高 32 位存在 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

temp $\leftarrow$ GR[Rs] * GR[Rt]

GR[Rd] $\leftarrow$ temp_{63..32}

异常:

;

备注:

;



MULU32

格式:

MULU32 Rd, Rs, Rt

目的:

将一个 32 位整数与一个 32 位整数无符号相乘得到结果的低 32 位。

描述:

将 Rs 和 Rt 中的 32 位数据无符号相乘得到 64 位数据，将其低 32 位保存在 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

temp $\leftarrow$ GR[Rs] * GR[Rt]

GR[Rd] $\leftarrow$ temp_{31..0}

异常:

;

备注:

;



AND

格式:

AND Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数按位与得到结果

描述:

Rd $\leftarrow$ Rs & Rt

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

GR[Rd] $\leftarrow$ GR[Rs] & GR[Rt]

异常:

;

备注:

;



OR

格式:

OR Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数按位或得到结果

描述:

Rd $\leftarrow$ Rs | Rt

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

GR[Rd] $\leftarrow$ GR[Rs] | GR[Rt]

异常:

;

备注:

;



XOR

格式:

XOR Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数按位异或得到结果

描述:

$Rd \leftarrow Rs \wedge Rt$

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] \wedge GR[Rt]$

异常:

;

备注:

;



NOT

格式:

NOT Rd, Rs

目的:

将一个 32 位数按位取反得到结果

描述:

Rd $\leftarrow$ $\sim$ Rs

限制条件:

Rd 为 GR, Rs 为 GR

操作:

GR[Rd] $\leftarrow$ $\sim$ GR[Rs]

异常:

;

备注:

;



MAX

格式:

MAX Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数按照有符号数进行比较，得到较大的那个数

描述:

$Rd \leftarrow Rs > Rt ? Rs : Rt$

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] > GR[Rt]

GR[Rd] $\leftarrow$ GR[Rs]

ELSE

GR[Rd] $\leftarrow$ GR[Rt]

异常:

;

备注:

;



MIN

格式:

MIN Rd, Rs, Rt

目的:

将一个 32 位数与一个 32 位数按照有符号数进行比较，得到较小的那个数

描述:

$Rd \leftarrow Rs < Rt ? Rs : Rt$

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

IF GR[Rs] < GR[Rt]

GR[Rd] $\leftarrow$ GR[Rs]

ELSE

GR[Rd] $\leftarrow$ GR[Rt]

异常:

;

备注:

;



SL

格式:

SL Rd, Rs, Rt

目的:

将一个 32 位数进行左移（空出的低位补零）得到结果，保存低 32 位

描述:

$Rd \leftarrow Rs \ll Rt$

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$temp \leftarrow GR[Rs] \ll GR[Rt]$

$GR[Rd] \leftarrow temp_{31..0}$

异常:

根据结果是否溢出设置 OF;

备注:

;



SRA

格式:

SRA Rd, Rs, Rt

目的:

将一个 32 位数进行算数右移得到结果

描述:

Rd $\leftarrow$ Rs >>> Rt

空出的高位补符号位

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

GR[Rd] $\leftarrow$ GR[Rs] >>> GR[Rt]

异常:

根据结果是否溢出设置 OF;

备注:

;

SRL

格式:

SRL Rd, Rs, Rt

目的:

将一个 32 位数进行逻辑右移得到结果

描述:

Rd $\leftarrow$ Rs $\gg$ Rt

空出的高位补零

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

GR[Rd] $\leftarrow$ GR[Rs] $\gg$ GR[Rt]

异常:

根据结果是否溢出设置 OF;

备注:

;

ABS

格式:

ABS Rd, Rs

目的:

得到一个 32 位有符号数的绝对值

描述:

Rd $\leftarrow$ |Rs|

限制条件:

Rd 为 GR, Rs 为 GR

操作:

GR[Rd] $\leftarrow$ |GR[Rs]|

异常:

根据结果是否溢出设置 OF;

备注:

;



TEST

格式:

TEST Rs, Rt

目的:

测试 Rs 中某一位是否为 1

描述:

测试 Rs 的第 Rt 位是否为 1（最低位定义为第 0 位）

限制条件:

Rs 为 GR，Rt 为 GR

操作:

```
IF GR[Rs]Rt == 1
    CON = 1;
ELSE
    CON = 0;
```

异常:

;

备注:

;



TESTI

格式:

TESTI Rs, imm₅

目的:

测试 Rs 中某一位是否为 1

描述:

测试 Rs 的第 imm₅ 位是否为 1（最低位定义为第 0 位）

限制条件:

Rs 为 GR，imm 为 5 位立即数

操作:

```
IF GR[Rs]imm == 1
    CON = 1;
ELSE
    CON = 0;
```

异常:

;

备注:

;



CBW

格式:

CBW Rd, Rs

目的:

整数有符号扩展。

描述:

将 Rs 的低 8 位进行有符号扩展至 32 位后保存在 Rd 中

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow \text{sign_extend}(GR[Rs]_{7..0})$

异常:

;

备注:

;



CHW

格式:

CHW Rd, Rs

目的:

整数有符号扩展。

描述:

将 Rs 的低 16 位进行有符号扩展至 32 位后保存在 Rd 中

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow \text{sign_extended}(GR[Rs]_{15..0})$

异常:

;

备注:

;



BFEXT

格式:

BFEXT Rd, Rs, imm0, imm1

目的:

比特域位提取。Rs 中的某一段比特域提取并保存

描述:

将 Rs 从 $\text{imm0} + \text{imm1} - 1$ 位置开始 (imm0 表示最低位置), 宽度为 imm1 的比特域提取出来, 高位进行符号扩展后存放在 Rd 中。

比特域提取后符号扩展至 32 位送入 Rd。实现指令功能时:

- (1) 需要的 mask 为 111111111110....0 (比特域位置为 0)
- (2) 生成 mask : $\sim(1 \ll \text{imm1} - 1) \text{ FFFFFFFF} \dots \text{FF} \ll \text{imm1}$
- (3) Rs 右移 imm0
- (4) 根据 Rs[imm1-1]的值决定是 $\text{Rs} \mid \text{mask}$ 还是 $\text{Rs} \& \sim\text{mask}$ (高位补充符号位)

限制条件:

Rd 为 GR, Rs 为 GR, imm0, imm1 均为 5 位立即数

操作:

$\text{GR}[\text{Rd}] \leftarrow \text{sign_extend}(\text{GR}[\text{Rs}]_{(\text{imm0} + \text{imm1} - 1) \dots \text{imm0}})$

异常:

;

备注:

;

BFEXTU

格式:

BFEXTU Rd, Rs, imm0, imm1

目的:

比特域位提取。Rs 中的某一段比特域提取并保存

描述:

将 Rs 从 $\text{imm0} + \text{imm1} - 1$ 位置开始 (imm0 表示最低位置), 宽度为 imm1 的比特域提取出来, 高位进行零扩展后存放在 Rd 中。

比特域提取后符号扩展至 32 位送入 Rd。实现指令功能时:

- (1) 需要的 mask 为 00000001....1 (比特域位置为 1)
- (2) 生成 mask : $(1 \ll (\text{imm1} - 1)) \sim (\text{FFFFFF} \ll \text{imm1})$
- (3) Rs 逻辑右移 imm0
- (4) 提取比特域: $\text{Rs} \& \text{mask}$ (高位为零, 低位为提取的比特域)

限制条件:

Rd 为 GR, Rs 为 GR, imm0, imm1 均为 5 位立即数

操作:

$\text{GR}[\text{Rd}] \leftarrow \text{zero_extend}(\text{GR}[\text{Rs}]_{(\text{imm0} + \text{imm1} - 1) \dots \text{imm0}})$

异常:

;

备注:

;

BFST

格式:

BFST Rd, Rs, imm0, imm1

目的:

比特域位设置。Rd 中的某一段比特域设置成给定值 Rs

描述:

将 Rd 从 imm0 + imm1 - 1 位置开始 (imm0 表示最低位置), 宽度为 imm1 的比特域设置成

Rs 的低 imm1 位。实现指令功能时:

(1) 需要的 mask 为 11111111110...0 (比特域位置为 0)

(2) 生成 mask : $\sim(1 \ll imm1 - 1) \text{ FFFFFFFF} \ll imm1$

(3) 目标域清空: $Rd \& ((mask \ll imm0) | \sim mask2)$, (目标域置 0, 别忘了低位要保持原来的值)

(4) Rs 移位至目标位置: $(Rs \& \sim mask) \ll imm0$

(5) 目标域设置: $Rd | Rs$

限制条件:

Rd 为 GR, Rs 为 GR, imm0, imm1 均为 5 位立即数

操作:

$GR[Rd]_{(imm0 + imm1 - 1) .. imm0} \leftarrow GR[Rs]_{(imm1 - 1) .. 0}$

异常:

;

备注:

;

BST

格式:

BST Rd, imm₅

目的:

设置比特位。Rd 第 imm 位置 1

描述:

Rd_{imm} = 1 (最低位定义为第 0 位)

限制条件:

Rd 为 GR, imm 为 5 位立即数

操作:

GR[Rd]_{imm} ← 1

异常:

;

备注:

;



BCLR

格式:

BCLR Rd, imm₅

目的:

清空比特位设置。Rd 第 imm 位置 0

描述:

Rd_{imm} = 0 （最低位定义为第 0 位）

限制条件:

Rd 为 GR，imm 为 5 位立即数

操作:

GR[Rd]_{imm} ← 0

异常:

;

备注:

;



NEG64

格式:

NEG64 Rd, Rs

目的:

将一个 64 位数按位取反。

描述:

$(Rd+1), Rd \leftarrow \sim(Rs+1), \sim Rs$

Rs+1 和 Rs 两个 32 位寄存器组合成 64 位源操作数，其中 Rs+1 存放 64 位数高 32 位，Rs 存放 64 位数低 32 位，将源操作数按位取反，结果写入 Rd 表示写入 Rd+1 和 Rd 两个 32 位寄存器组合，作为目的寄存器，其中 Rd+1 存放 64 位结果高 32 位，Rd 存放 64 位结果低 32 位。

限制条件:

Rd 为 GR，Rs 为 GR，且 Rd、Rs 必须为偶数

操作:

$\{GR[Rd+1], GR[Rd]\} = \sim\{GR[Rs+1], GR[Rs]\};$

异常:

;

备注:

;

SAT64

格式:

SAT64 Rd, Rs

目的:

根据溢出结果对 64 位内容做饱和。

描述:

Rs+1 和 Rs 两个 32 位寄存器组合成 64 位源操作数，其中 Rs+1 存放 64 位数高 32 位，Rs 存放 64 位数低 32 位，比较溢出计数器 OVC 的值与 0，结果写入 Rd 表示写入 Rd+1 和 Rd 两个 32 位寄存器组合，作为目的寄存器，其中 Rd+1 存放 64 位结果高 32 位，Rd 存放 64 位结果低 32 位。

限制条件:

Rd 为 GR，Rs 为 GR，且 Rd、Rs 必须为偶数

操作:

IF OVC > 0

{GR[Rd+1], GR[Rd]} = 0x7FFF FFFF FFFF FFFF;

IF OVC < 0

{GR[Rd+1], GR[Rd]} = 0x8000 0000 0000 0000;

IF OVC = 0

{GR[Rd+1], GR[Rd]} = {GR[Rs+1], GR[Rs]};

异常:

;

备注:

;

SRA64

格式:

SRA64 Rd, Rs, Rt

目的:

将 64 位源操作数进行算数右移指定位。

描述:

将 Rs+1, Rs 中的 64 位源操作数进行算数右移 Rt 寄存器低 6 位指定的量，其中 Rs+1 存放 64 位数高 32 位，Rs 存放 64 位数低 32 位，结果保存在两个连续的 GR 中，其中 Rd+1 存放 64 位结果高 32 位，Rd 存放 64 位结果低 32 位。随着值的移位，最高有效位被符号扩展，最后移出的低位存储在进位标志位中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd、Rs 必须为偶数

操作:

$$\{GR[Rd+1], GR[Rd]\} \leftarrow \{GR[Rs+1], GR[Rs]\} \gg GR[Rt]$$

$$CF = \{GR[Rs+1], GR[Rs]\}_{GR[Rt]-1}$$

异常:

备注:

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。

当 Rt=0 时，CF 设置为 0

SL64

格式:

SL64 Rd, Rs, Rt

目的:

将 64 位源操作数进行逻辑左移指定位。

描述:

将 Rs+1, Rs 中的 64 位源操作数进行逻辑左移 Rt 寄存器低 6 位指定的量，其中 Rs+1 存放 64 位数高 32 位，Rs 存放 64 位数低 32 位，结果保存在两个连续的 GR 中，其中 Rd+1 存放 64 位结果高 32 位，Rd 存放 64 位结果低 32 位。随着值的移位，低位被 0 填充，最后移出的高位存储在进位标志位中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd、Rs 必须为偶数

操作:

$\{GR[Rd+1], GR[Rd]\} \leftarrow \{GR[Rs+1], GR[Rs]\} \ll GR[Rt]$

$CF = \{GR[Rs+1], GR[Rs]\}_{64-GR[Rt]}$

异常:

备注:

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。

当 Rt=0 时，CF 设置为 0

SRL64

格式:

SRL64 Rd, Rs, Rt

目的:

将 64 位源操作数进行逻辑右移指定位。

描述:

将 Rs+1-Rs 中的 64 位源操作数进行逻辑右移 Rt 寄存器低 6 位指定的量, 其中 Rs+1 存放 64 位数高 32 位, Rs 存放 64 位数低 32 位, 结果保存在两个连续的 GR 中, 其中 Rd+1 存放 64 位结果高 32 位, Rd 存放 64 位结果低 32 位。随着值的移位, 高位被 0 填充, 最后移出的低位存储在进位标志位中。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR, 且 Rd、Rs 必须为偶数

操作:

$\{GR[Rd+1], GR[Rd]\} \leftarrow \{GR[Rs+1], GR[Rs]\} \gg GR[Rt]$

$CF = \{GR[Rs+1], GR[Rs]\}_{GR[Rt]-1}$

异常:

备注:

Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。

当 Rt=0 时, CF 设置为 0

3.6. FPU 指令

FSMUL

格式:

FSMUL Rd, Rs, Rt

目的:

标量单精度浮点数乘法

描述:

Rs 的 32 位单精度浮点数为乘数, Rt 的 32 位单精度浮点数为被乘数, 按 IEEE 754 标准执行单精度浮点乘法, 并对结果进行规格化处理 (包含舍入操作, 根据移出或截断的最高位为 0 或者 1 来判断是否+1) 后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] * GR[Rt]$

异常:

FSMAC

格式:

FSMAC Rd, Rs, Rt

目的:

标量单精度浮点数乘累加

描述:

Rs 的 32 位单精度浮点数为乘数，Rt 的 32 位单精度浮点数为被乘数，Rd 的 32 位单精度浮点数为累加数，按 IEEE 754 标准执行单精度浮点乘法后再加上累加数，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] * GR[Rt] + GR[Rd]$

异常:

备注:

FSEINV

格式:

FSEINV Rd, Rs

目的:

标量单精度浮点数倒数逼近

描述:

对 Rs 的 32 位单精度浮点数执行倒数查表操作。对于尾数部分，基于 ROM 构成一张 256 项、每项 8bit 的查找表。取 Rs [22:15]作为索引，根据索引值到 ROM 查找表中读出相应的 8bit 数据作为结果尾数的高 8 位，在其后添加 15 个 0 作为尾数中间结果。

对于指数部分，将 Rs 的指数部分进行右移一位操作，得到指数的中间结果。

将符号位、尾数、指数部分进行拼接和规格化操作，得到 32bit 结果存放在 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$W \leftarrow \text{GR}[\text{Rs}]_{22..15}$

$\text{Temp_fraction} \leftarrow \{\text{ROM}_{W+7..W}, 15'b0\}$

$\text{Temp_exp} \leftarrow 8'd255 + \text{GR}[\text{Rs}]_{30..23}$

$\text{Temp_signal} \leftarrow \text{GR}[\text{Rs}]_{31}$

$\text{GR}[\text{Rd}] \leftarrow \text{normalization}\{\text{Temp_fraction}, \text{Temp_exp}, \text{Temp_signal}\}$

异常:

备注:

FSEISQRT

格式:

FSEISQRT Rd, Rs

目的:

标量单精度浮点数倒数平方根逼近

描述:

对 Rs 的 32 位单精度浮点数执行倒数平方根查表操作。根据指数部分奇偶性对尾数部分进行移位，指数为偶数时尾数不动，指数为奇数时尾数向右移动一位，指数加一。

对于尾数部分，基于 ROM 构成一张 256 项、每项 8bit 的查找表。取 Rs [22:15]作为索引，根据索引值到 ROM 查找表中读出相应的 8bit 数据作为结果尾数的高 8 位，在其后添加 15 个 0 作为尾数中间结果。

对于指数部分，将 Rs 的指数部分进行取反操作，得到指数的中间结果。

将符号位、尾数、指数部分进行拼接和规格化操作，得到 32bit 结果存放在 Rd 中

限制条件:

Rd 为 GR，Rs 为 GR

操作:

$W \leftarrow GR[Rs]_{23} ? GR[Rs]_{22..15} : GR[Rs]_{22..15} >> 1$

$Temp_fraction \leftarrow \{ROM_W + 7..W, 15'b0\}$

$Temp_exp \leftarrow ((GR[Rs]_{30..23} + GR[Rs]_{23} ? 0 : 1) - 8'd255) >> 1 + 8'd255$

$Temp_signal \leftarrow GR[Rs]_{31}$

$GR[Rd] \leftarrow normalization\{Temp_fraction, Temp_exp, Temp_signal\}$

异常:

备注:

FSDIV

格式:

FSDIV Rd, Rs, Rt

目的:

标量单精度浮点数除法

描述:

Rs 的 32 位单精度浮点数为被除数，Rt 的 32 位单精度浮点数为除数，按 IEEE 754 标准执行单精度浮点除法，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] / GR[Rt]$

异常:

备注:



FSSQRT

格式:

FSSQRT Rd, Rs

目的:

标量单精度浮点数开方根

描述:

对 Rs 的 32 位单精度浮点数执行开方根运算，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR

操作:

GR[Rd] ← SquareRoot(GR[Rs])

异常:

备注:



FSADD

格式:

FSADD Rd, Rs, Rt

目的:

标量浮点单精度加法

描述:

Rs 和 Rd 的 32 位单精度浮点数分别作为两个源操作数, 按 IEEE 754 标准执行单精度浮点加法, 并对结果进行规格化处理 (包含舍入操作, 根据移出或截断的最高位为 0 或者 1 来判断是否+1) 后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] + GR[Rt]$

异常:

备注:

;

FSSUB

格式:

FSSUB Rd, Rs, Rt

目的:

标量浮点单精度减法

描述:

Rs 的 32 位单精度浮点数为被减数，Rt 的 32 位单精度浮点数为减数，按 IEEE 754 标准执行单精度浮点减法，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] - GR[Rt]$

异常:

备注:

;

FSABS

格式:

FSABS Rd, Rs

目的:

标量浮点单精度取绝对值

描述:

对 Rs 的 32 位单精度浮点数执行取绝对值操作，结果写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow ABS(GR[Rs])$

异常:

备注:

;



FSEQ

格式:

FSEQ Rs, Rt

目的:

标量浮点单精度数据比较（相等）

描述:

若两个单精度浮点数相等，则相应 CON 设置为 1，否则设置为 0

限制条件:

Rs 为 GR，Rt 为 GR

操作:

IF GR[Rs] == GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

备注:



FSGT

格式:

FSGT Rs, Rt

目的:

标量浮点单精度数据比较（大于）

描述:

若 Rs 的 32 位单精度浮点数值大于 Rt 的 32 位单精度浮点数值，则相应 CON 设置为 1，否则设置为 0

限制条件:

Rs 为 GR，Rt 为 GR

操作:

IF GR[Rs] > GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

备注:



FSLT

格式:

FSLT Rs, Rt

目的:

标量浮点单精度数据比较（小于）

描述:

若 Rs 的 32 位双精度浮点数值小于 Rt 的 32 位单精度浮点数值，则相应 CON 设置为 1，否则设置为 0

限制条件:

Rs 为 GR，Rt 为 GR

操作:

IF GR[Rs] < GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

备注:



FSGE

格式:

FSGE Rs, Rt

目的:

标量浮点单精度数据比较（大于等于）

描述:

若 Rs 的 32 位单精度浮点数值大于等于 Rt 的 32 位单精度浮点数值，则相应 CON 设置为 1，否则设置为 0

限制条件:

Rs 为 GR，Rt 为 GR

操作:

IF GR[Rs] >= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

备注:



FSLE

格式:

FSLE Rs, Rt

目的:

标量浮点单精度数据比较（小于等于）

描述:

若 Rs 的 32 位单精度浮点数值小于等于 Rt 的 32 位单精度浮点数值，则相应 CON 设置为 1，否则设置为 0

限制条件:

Rs 为 GR，Rt 为 GR

操作:

IF GR[Rs] <= GR[Rt]

CON = 1;

ELSE

CON = 0;

异常:

备注:



FSMAX

格式:

FSMAX Rd, Rs, Rt

目的:

标量浮点单精度数据取较大值

描述:

Rs 的 32 位单精度浮点数值和 Rt 的 32 位单精度浮点数值分别作为两个源操作数，取两者中较大的一个写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] > GR[Rt] ? GR[Rs] : GR[Rt]$

异常:

备注:



FSMIN

格式:

FSMIN Rd, Rs, Rt

目的:

标量浮点单精度数据取较小值

描述:

Rs 的 32 位单精度浮点数值和 Rt 的 32 位单精度浮点数值分别作为两个源操作数，取两者中较小的一个写入 Rd。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] < GR[Rt] ? GR[Rs] : GR[Rt]$

异常:

备注:



FCVTSF

格式:

FCVTSF Rd, Rs

目的:

标量浮点单精度转有符号整型

描述:

Rs 的 32 位单精度浮点数值转换为 32 位有符号整型数后写入 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow \text{SingleToSignedInt}(GR[Rs])$

异常:

备注:



FCVTFS

格式:

FCVTFS Rd, Rs

目的:

标量有符号整型转浮点单精度

描述:

Rs 的 32 位有符号整型数值转换为 32 位单精度浮点数后写入 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow \text{SignedIntToSingle}(GR[Rs])$

异常:

备注:



FCVTSU

格式:

FCVTSU Rd, Rs

目的:

标量浮点单精度转无符号整型

描述:

Rs 的 32 位单精度浮点数值转换为 32 位无符号整型数后写入 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

GR[Rd] ← SingleToUnsignedInt (GR[Rs])

异常:

备注:



FCVTUS

格式:

FCVTUS Rd, Rs

目的:

标量无符号整型转浮点单精度

描述:

Rs 的 32 位无符号整型数值转换为 32 位单精度浮点数后写入 Rd 中。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

GR[Rd] ← UnsignedIntToSingle (GR[Rs])

异常:

备注:



3.7. TMU 指令

MPY2PIF32

格式:

MPY2PIF32 Rd, Rs

目的:

32 位浮点乘以 2pi

描述:

Rs 的 32 位单精度浮点数为乘数, $2\pi = 6.28318530718 = 1.570796326795 \times 2^2$ 为被乘数, 按 IEEE 754 标准执行单精度浮点乘法, 并对结果进行规格化处理 (包含舍入操作, 根据移出或截断的最高位为 0 或者 1 来判断是否+1) 后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] * 2\pi$

异常:

备注: 由 FPU 乘法指令实现



DIV2PIF32

格式:

DIV2PIF32 Rd, Rs

目的:

32 位浮点除以 2pi

描述:

Rs 的 32 位单精度浮点数为被除数, $2\pi = 6.28318530718 = 1.570796326795 \times 2^2$ 为除数, 按 IEEE 754 标准执行单精度浮点除法, 并对结果进行规格化处理 (包含舍入操作, 根据移出或截断的最高位为 0 或者 1 来判断是否+1) 后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR

操作:

$GR[Rd] \leftarrow GR[Rs] / 2\pi$

异常:

备注: 由 FPU 乘法指令实现



SINPUF32

格式:

SINPUF32 Rd, Rs

目的:

标量浮点单精度正弦

描述:

Rs 的 32 位单精度浮点数为输入，取小数部分做正弦函数处理，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR, $GR[Rs] \in [0,1]$

操作:

$GR[Rd] \leftarrow \sin\left(\frac{\pi}{2} * GR[Rs]\right)$

异常:

备注:



ATANPUF32

格式:

ATANPUF32 Rd, Rs

目的:

标量浮点单精度反正切

描述:

Rs 的 32 位单精度浮点数为输入，取小数部分做反正切函数处理，再对其单位化处理，并对结果进行规格化处理（包含舍入操作，根据移出或截断的最高位为 0 或者 1 来判断是否+1）后写入 Rd。

限制条件:

Rd 为 GR, Rs 为 GR, $GR[Rs] \in [0,1]$

操作:

$GR[Rd] \leftarrow ATAN(GR[Rs])/2\pi$

异常:

备注:

QUADF

格式:

QUADF Rd, Rs, Rt

Rs,Rt 为源操作数寄存器, Rd 为目的寄存器。

功能:


根据两个 32bit 单精度浮点输入值计算得到 ratio 值和 quadrant 值。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

以 $y=x$ 和 $y=-x$ 将空间分为四个象限并定义相应的象限值 (0, ± 0.25 , ± 0.5), 输出 Rs,Rt 所处的象限值 (quadrant) 并输出 Rs,Rt 的比值 (ratio)。将 ratio 值存入 GR[Rd],将 quadrant 值存入 GR[Rd+1]。



若 $|Rs| > |Rt|$ ($|Y| > |X|$) & $|Rs| \geq 0$ ($Y \geq 0$), 则 $Rd = -Rt/Rs$ ($-X/Y$), $Rd+1 = 0.25$;

若 $|Rs| > |Rt|$ ($|Y| > |X|$) & $|Rs| < 0$ ($Y < 0$), 则 $Rd = -Rt/Rs$ ($-X/Y$), $Rd+1 = -0.25$;

若 $|Rs| \leq |Rt|$ ($|Y| \leq |X|$) & $|Rt| \geq 0$ ($X \geq 0$), 则 $Rd = Rs/Rt$ (Y/X), $Rd+1 = 0.0$;

若 $|Rs| \leq |Rt|$ ($|Y| \leq |X|$) & $|Rs| \geq 0$ ($X < 0$ & $Y \geq 0$), 则 $Rd = -Rt/Rs$ (Y/X), $Rd+1 = 0.5$;

若 $|Rs| \leq |Rt|$ ($|Y| \leq |X|$) & $|Rs| \geq 0$ ($X < 0$ & $Y < 0$), 则 $Rd = -Rt/Rs$ (Y/X), $Rd+1 = -0.5$;

备注:

3.8. VCU 指令

3.8.1. 复数指令

VCADD

格式:

VCADD Rd, Rs, Rt

目的:

32 位整型复数加法

描述:

第一个操作数的虚部存储在 GR[Rs]，实部存储在 GR[Rs+1]。第二个操作数的虚部存储在 GR[Rt]，实部存储在 GR[Rt+1]。

将两个操作数的实部、虚部分别相加，计算结果的虚部存入 GR[Rd]，实部存入 GR[Rd+1]。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd、Rs、Rt 必须为偶数

操作:

```
GR[Rd + 1] = GR[Rs + 1] + GR[Rt + 1];
GR[Rd] = GR[Rs] + GR[Rt];
if (SAT == 1)
{
    GR[Rd + 1] = sat32(GR[Rd + 1]);
    GR[Rd] = sat32(GR[Rd]);
}
```

异常:

备注:

根据实部运算结果 (GR[Rd + 1]) 设置 OVFR 溢出标志位，根据虚部运算结果 (GR[Rd]) 设置 OVFI 溢出标志位。运算结果发生上溢 (>2147483647) 或下溢 (<-2147483648) 时，均设置对应溢出标志位为 1，否则置 0。

运算后，若 SAT 标志位为 1，则需要对运算结果按规则进行饱和操作。若发生上溢，将对

应结果压缩为 0x7FFFFFFF (2147483647); 若发生下溢, 则将对结果压缩为 0x80000000 (-2147483648)。

Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。



VCSUB

格式:

VCSUB Rd, Rs, Rt

目的:

32 位整型复数减法

描述:

第一个操作数（被减数）的虚部存储在 GR[Rs]，实部存储在 GR[Rs+1]。第二个操作数的虚部存储在 GR[Rt]，实部存储在 GR[Rt+1]。

将两个操作数的实部、虚部分别相减，计算结果的虚部存入 GR[Rd]，实部存入 GR[Rd+1]。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd、Rs、Rt 必须为偶数

操作:

```
GR[Rd + 1] = GR[Rs + 1] - GR[Rt + 1] ;
GR[Rd] = GR[Rs] - GR[Rt];
if (SAT == 1)
{
    GR[Rd + 1] = sat32(GR[Rd + 1]);
    GR[Rd] = sat32(GR[Rd]);
}
```

异常:

备注:

根据实部运算结果（GR[Rd+1]）设置 OVFR 溢出标志位，根据虚部运算结果（GR[Rd]）设置 OVFI 溢出标志位。运算结果发生上溢（>2147483647）或下溢（<-2147483648）时，均设置对应溢出标志位为 1，否则置 0。

运算后，若 SAT 标志位为 1，则需要对运算结果按规则进行饱和操作。若发生上溢，将对应结果压缩为 0x7FFFFFFF（2147483647）；若发生下溢，则对应结果压缩为 0x80000000（-2147483648）。

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。

VCDA16

格式:

VCDA16 Rd, Rs, Rt

目的:

16 位有符号整型复数与 32 位有符号整型复数加法，结果保留低 16 位

描述:

第一个操作数（16 位）的虚部存储在 GR[Rs][15:0]，实部存储在 GR[Rs][31:16]。第二个操作数（32 位）的虚部存储在 GR[Rt]，实部存储在 GR[Rt+1]。

将两个操作数的实部、虚部分别相加，计算结果保留低 16 位，虚部存入 GR[Rd][15:0]，实部存入 GR[Rd][31:16]。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rt 必须为偶数

操作:

```
temp1 = sign_extend(GR[Rs][31:16]) + GR[Rt + 1];
temp2 = sign_extend(GR[Rs][15:0]) + GR[Rt];
if (SAT == 1)
{
    GR[Rd][31:16] = sat16(temp1);
    GR[Rd][15:0] = sat16(temp2);
}
else
{
    GR[Rd][31:16] = temp1[15:0];
    GR[Rd][15:0] = temp2[15:0];
}
```

异常:

备注:

第一个操作数的实部（GR[Rs][31:16]）和虚部（GR[Rs][15:0]）在运算前会符号扩展至 32 位。
根据实部运算结果（GR[Rd][31:16]）设置 OVFR 溢出标志位，根据虚部运算结果（GR[Rd][15:0]）

设置 OVFI 溢出标志位。运算结果发生上溢 (>32767) 或下溢 (<-32768) 时, 均设置对应溢出标志位为 1, 否则置 0。

运算后, 若 SAT 标志位为 1, 则需要对运算结果 (低 16 位) 按规则进行饱和操作。若发生上溢, 将对应结果压缩为 $0x7FFF$ (32767); 若发生下溢, 则将对应结果压缩为 $0x8000$ (-32768)。



VCDS16

格式:

VCDS16 Rd, Rs, Rt

目的:

16 位有符号整型复数与 32 位有符号整型复数减法，结果保留低 16 位

描述:

第一个操作数（被减数，16 位）的虚部存储在 GR[Rs][15:0]，实部存储在 GR[Rs][31:16]。第二个操作数（32 位）的虚部存储在 GR[Rt]，实部存储在 GR[Rt+1]。

将两个操作数的实部、虚部分别相减，计算结果保留低 16 位，虚部存入 GR[Rd][15:0]，实部存入 GR[Rd][31:16]。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rt 必须为偶数

操作:

```
temp1 = sign_extend(GR[Rs][31:16]) - GR[Rt + 1];
temp2 = sign_extend(GR[Rs][15:0]) - GR[Rt];
if (SAT == 1)
{
    GR[Rd][31:16] = sat16(temp1);
    GR[Rd][15:0] = sat16(temp2);
}
else
{
    GR[Rd][31:16] = temp1[15:0];
    GR[Rd][15:0] = temp2[15:0];
}
```

异常:

备注:

第一个操作数的实部（GR[Rs][31:16]）和虚部（GR[Rs][15:0]）在运算前会符号扩展至 32 位。根据实部运算结果（GR[Rd][31:16]）设置 OVFR 溢出标志位，根据虚部运算结果（GR[Rd][15:0]）

设置 OVFI 溢出标志位。运算结果发生上溢 (>32767) 或下溢 (<-32768) 时, 均设置对应溢出标志位为 1, 否则置 0。

运算后, 若 SAT 标志位为 1, 则需要对运算结果 (低 16 位) 按规则进行饱和操作。若发生上溢, 将对应结果压缩为 $0x7FFF$ (32767); 若发生下溢, 则将对应结果压缩为 $0x8000$ (-32768)。



VNEG

格式:

VNEG Rd, Rs

目的:

32 位有符号整数取负

描述:

对 GR[Rs]中存放的 32 位有符号整数取负（取反后+1），结果存到 GR[Rd]。

限制条件:

Rd 为 GR，Rs 为 GR

操作:

```
if (Rs == 0x80000000)
    if (SAT == 1)
        Rd = 0x7FFFFFFF;
    else
        Rd = 0x80000000;
else
    Rd = -Rs;
```

异常:

备注:

若操作数为 0x80000000（-2147483648），则设置 OVFR 溢出标志位为 1，否则置 0。

且当 SAT 为 1 时，结果为 0x7FFFFFFF（2147483647），否则保留原数 0x80000000。

VCMPY

格式:

VCMPY Rd, Rs

目的:

16 位有符号整型复数乘法，结果为 32 位

描述:

第一个操作数的虚部存储在 GR[Rs][15:0]，实部存储在 GR[Rs][31:16]。第二个操作数的虚部存储在 GR[Rs+1][15:0]，实部存储在 GR[Rs+1][31:16]。

将两个操作数按复数乘法运算规则进行相乘，计算结果的虚部存入 GR[Rd]，实部存入 GR[Rd+1]。

限制条件:

Rd 为 GR，Rs 为 GR，且 Rs、Rd 必须为偶数

操作:

```
GR[Rd + 1] = GR[Rs][31:16] * GR[Rs+1][31:16] - GR[Rs][15:0] * GR[Rs+1][15:0];
GR[Rd] = GR[Rs][31:16] * GR[Rs+1][15:0] + GR[Rs][15:0] * GR[Rs+1][31:16];
if (SAT == 1)
{
    GR[Rd + 1] = sat32(GR[Rd + 1]);
    GR[Rd] = sat32(GR[Rd]);
}
```

异常:

备注:

根据实部运算结果（GR[Rd + 1]）设置 OVFR 溢出标志位，根据虚部运算结果（GR[Rd]）设置 OVFI 溢出标志位。运算结果发生上溢（>2147483647）或下溢（<-2147483648）时，均设置对应溢出标志位为 1，否则置 0。

运算后，若 SAT 标志位为 1，则需要对运算结果按规则进行饱和操作。若发生上溢，将对应结果压缩为 0x7FFFFFFF（2147483647）；若发生下溢，则将对结果压缩为 0x80000000（-2147483648）。

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。

VCMPYAC

格式:

VCMPYAC Rd, Rs, Rt

目的:

16 位有符号整型复数乘积累加，结果为 32 位

描述:

乘法的第一个操作数的虚部存储在 GR[Rs+1][15:0]，实部存储在 GR[Rs+1][31:16]，第二个操作数的虚部存储在 GR[Rs][15:0]，实部存储在 GR[Rs][31:16]。累加数的虚部存储在 GR[Rt]，实部存储在 GR[Rt+1]。

首先执行乘法操作，分别对乘法的第一第二操作数做复数乘法，再将乘法结果的实部和虚部分别与累加数的实部和虚部相加，计算结果实部存入 GR[Rd+1]，虚部存入 GR[Rd]。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rs、Rd、Rt 必须为偶数

操作:

```
temp1 = GR[Rs][31:16] * GR[Rs+1][31:16] - GR[Rs][15:0] * GR[Rs+1][15:0];
temp2 = GR[Rs][31:16] * GR[Rs+1][15:0] + GR[Rs][15:0] * GR[Rs+1][31:16];
GR[Rd + 1] = GR[Rt + 1] + temp1;
GR[Rd] = GR[Rt] + temp2;
if (SAT == 1)
{
    GR[Rd + 1] = sat32(GR[Rd + 1]);
    GR[Rd] = sat32(GR[Rd]);
}
```

异常:

备注:

乘累加运算后，根据实部运算结果（GR[Rd + 1]）设置 OVFR 溢出标志位，根据虚部运算结果（GR[Rd]）设置 OVFI 溢出标志位。运算结果发生上溢（>2147483647）或下溢（<-2147483648）时，均设置对应溢出标志位为 1，否则置 0。

若 SAT 标志位为 1，则需要对运算结果按规则进行饱和操作。若发生上溢，将对应结果压

缩为 0x7FFFFFFF(2147483647);若发生下溢,则将对结果压缩为 0x80000000(-2147483648)。

Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。



3.8.2. CRC 指令

VCRC8LL

格式:

VCRC8LL Rd, Rs, Rt

目的:

计算单字节数据的 CRC8 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[7:0]位指定字节数据的 CRC8 校验码, CRC 校验多项式为 0x07。计算初始值取 Rt 寄存器中低 8 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 8 位中, Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 24'b0, CRC8 (GR[Rs][7:0], GR[Rt][7:0]) \};$

异常:

;

备注:

;

VCRC8LH

格式:

VCRC8LH Rd, Rs, Rt

目的:

计算单字节数据的 CRC8 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[15:8]位指定字节数据的 CRC8 校验码，CRC 校验多项式为 0x07。计算初始值取 Rt 寄存器中低 8 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 8 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 24'b0, CRC8 (GR[Rs][15:8], GR[Rt][7:0]) \};$

异常:

;

备注:

;

VCRC8HL

格式:

VCRC8HL Rd, Rs, Rt

目的:

计算单字节数据的 CRC8 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[23:16]位指定字节数据的 CRC8 校验码，CRC 校验多项式为 0x07。计算初始值取 Rt 寄存器中低 8 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 8 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 24'b0, CRC8 (GR[Rs][23:16], GR[Rt][7:0]) \};$

异常:

;

备注:

;

VCRC8HH

格式:

VCRC8HH Rd, Rs, Rt

目的:

计算单字节数据的 CRC8 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[31:24]位指定字节数据的 CRC8 校验码，CRC 校验多项式为 0x07。计算初始值取 Rt 寄存器中低 8 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 8 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 24'b0, CRC8 (GR[Rs][31:24], GR[Rt][7:0]) \};$

异常:

;

备注:

;

VCRC16P1LL

格式:

VCRC16P1LL Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[7:0]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x8005。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][7:0], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P1LH

格式:

VCRC16P1LH Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[15:8]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x8005。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][15:8], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P1HL

格式:

VCRC16P1HL Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[23:16]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x8005。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][23:16], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P1HH

格式:

VCRC16P1HH Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[31:24]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x8005。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][31:24], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P2LL

格式:

VCRC16P2LL Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[7:0]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x1021。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][7:0], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P2LH

格式:

VCRC16P2LH Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[15:8]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x1021。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][15:8], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P2HL

格式:

VCRC16P2HL Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[23:16]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x1021。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][23:16], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC16P2HH

格式:

VCRC16P2HH Rd, Rs, Rt

目的:

计算单字节数据的 CRC16 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[31:24]位指定字节数据的 CRC16 校验码，CRC 校验多项式为 0x1021。计算初始值取 Rt 寄存器中低 16 位所存放的数据。计算结果存放在 GR[Rd]寄存器的低 16 位中，Rd 寄存器的高位以 0 填充。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow \{ 16'b0, CRC16 (GR[Rs][31:24], GR[Rt][15:0]) \};$

异常:

;

备注:

;

VCRC32LL

格式:

VCRC32LL Rd, Rs, Rt

目的:

计算单字节数据的 CRC32 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[7:0]位指定字节数据的 CRC32 校验码，CRC 校验多项式为 0x04C11DB7。计算初始值取 Rt 寄存器中所存放的数据。计算结果存放在 GR[Rd]寄存器中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow CRC32 (GR[Rs][7:0], GR[Rt])$

异常:

;

备注:

;

VCRC32LH

格式:

VCRC32LH Rd, Rs, Rt

目的:

计算单字节数据的 CRC32 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[15:8]位指定字节数据的 CRC32 校验码，CRC 校验多项式为 0x04C11DB7。计算初始值取 Rt 寄存器中所存放的数据。计算结果存放在 GR[Rd]寄存器中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow CRC32 (GR[Rs][15:8], GR[Rt])$

异常:

;

备注:

;

VCRC32HL

格式:

VCRC32HL Rd, Rs, Rt

目的:

计算单字节数据的 CRC32 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[23:16]位指定字节数据的 CRC32 校验码，CRC 校验多项式为 0x04C11DB7。计算初始值取 Rt 寄存器中所存放的数据。计算结果存放在 GR[Rd]寄存器中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow CRC32 (GR[Rs][23:16], GR[Rt])$

异常:

;

备注:

;

VCRC32HH

格式:

VCRC32HH Rd, Rs, Rt

目的:

计算单字节数据的 CRC32 校验码。

描述:

以 Rt 寄存器指定的数据作为初始值计算 Rs 寄存器中[31:24]位指定字节数据的 CRC32 校验码，CRC 校验多项式为 0x04C11DB7。计算初始值取 Rt 寄存器中所存放的数据。计算结果存放在 GR[Rd]寄存器中。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR。

操作:

$GR[Rd] \leftarrow CRC32 (GR[Rs][31:24], GR[Rt])$

异常:

;

备注:

;

3.8.3. Viterbi 指令

VITBM2

格式:

VITBM2 Rd, Rs

目的:

计算码率为 1/2 时的分支度量值。

描述:

将 Rs 的高 16 和低 16 位分别相加和相减，值分别存入 Rd 的高 16 和低 16 位。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] + GR[Rs][31:16];
GR[Rd][31:16] = GR[Rs][15:0] - GR[Rs][31:16];
if (SAT == 1)
{
    GR[Rd][15:0] = sat16(GR[Rd][15:0]);
    GR[Rd][31:16] = sat16(GR[Rd][31:16]);
}
```

异常:

;

备注:

SAT 操作: 两数相加设置 17bit 的中间量 tmp, 对 tmp 进行饱和压缩运算, 当 tmp>32767 时, 压缩为 16'h3fff; 当 tmp<-32768 时, 压缩为 16'h8000;

同时进行溢出的判断, 并会置 VSTATUS 中的实数溢出标志位 OVFR, (发生上溢或者下溢都会置位)

VITBM3

格式:

VITBM3 Rd, Rs, Rt

目的:

计算码率为 1/3 时的分支度量值。

描述:

将 GR[Rs], GR[Rs+1], GR[Rt]的低 16 位作为该计算的三个输入。计算得出 4 个 16bit

分支度量值分别存入 GR[Rd], GR[Rd+1]中。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR, 且 Rd、Rs 必须为偶数

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] + GR[Rs+1][15:0] + GR[Rt][15:0];
GR[Rd][31:16] = GR[Rs][15:0] + GR[Rs+1][15:0] - GR[Rt][15:0];
GR[Rd+1][15:0] = GR[Rs][15:0] - GR[Rs+1][15:0] + GR[Rt][15:0];
GR[Rd+1][31:16] = GR[Rs][15:0] - GR[Rs+1][15:0] - GR[Rt][15:0];
if (SAT == 1)
{
    GR[Rd][15:0] = sat16(GR[Rd][15:0]);
    GR[Rd][31:16] = sat16(GR[Rd][31:16]);
}
```

异常:

;

备注:

SAT 操作: 两数相加设置 17bit 的中间量 tmp, 对 tmp 进行饱和压缩运算, 当 tmp>32767 时, 压缩为 16'h3fff; 当 tmp<-32768 时, 压缩为 16'h8000;

同时进行溢出的判断, 并会置 VSTATUS 中的实数溢出标志位 OVFR, (发生上溢或者下溢都会置位) Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。

VITDHAS

格式:

VITDHADDSUB Rd, Rs, Rt

目的:

计算 4 个路径度量。

描述:

Rs 的低 16 位和高 16 位分别是状态度量，Rt 高 16 位是分支度量

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd 必须为偶数

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] + GR[Rt][31:16];
GR[Rd][31:16] = GR[Rs][31:16] - GR[Rt][31:16];
GR[Rd+1][15:0] = GR[Rs][15:0] - GR[Rt][31:16];
GR[Rd+1][31:16] = GR[Rs][31:16] + GR[Rt][31:16];
```

异常:

;

备注:

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。

VITDHSA

格式:

VITDHSUBADD Rd, Rs, Rt

目的:

计算 4 个路径度量。

描述:

Rs 的低 16 位和高 16 位分别是状态度量 state metric0 和 state metric1, Rt 高 16 位是分支度量 Branch metric0。

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR, 且 Rd 必须为偶数

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] - GR[Rt][31:16];
GR[Rd][31:16] = GR[Rs][31:16] + GR[Rt][31:16]
GR[Rd+1][15:0] = GR[Rs][15:0] + GR[Rt][31:16]
GR[Rd+1][31:16] = GR[Rs][31:16] - GR[Rt][31:16]
```

异常:

;

备注:

Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。

VITDLAS

格式:

VITDLADDSUB Rd, Rs, Rt

目的:

计算出 4 个路径度量.

描述:

Rs 的低 16 位和高 16 位分别是状态度量 state metric 0 和 state metric1, Rt 低 16 位是分支度量 Branch metric 0

限制条件:

Rd 为 GR, Rs 为 GR, Rt 为 GR, 且 Rd 必须为偶数

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] + GR[Rt][15:0];
GR[Rd][31:16] = GR[Rs][31:16] - GR[Rt][15:0];
GR[Rd+1][15:0] = GR[Rs][15:0] - GR[Rt][15:0];
GR[Rd+1][31:16] = GR[Rs][31:16] + GR[Rt][15:0];
```

异常:

;

备注:

Rd 用 0 槽寄存器写入通路, Rd+1 使用 1 槽寄存器写入通路。

VITDLA

格式:

VITDLA *Rd, Rs, Rt*

目的:

计算 4 个路径度量.

描述:

Rs 的低 16 位和高 16 位分别是状态度量 state metric 0 和 state metric 1, *Rt* 低 16 位是分支度量 Branch metric 0

限制条件:

Rd 为 GR, *Rs* 为 GR, *Rt* 为 GR, 且 *Rd* 必须为偶数

操作:

```
GR[Rd][15:0] = GR[Rs][15:0] - GR[Rt][15:0];
GR[Rd][31:16] = GR[Rs][31:16] + GR[Rt][15:0];
GR[Rd+1][15:0] = GR[Rs][15:0] + GR[Rt][15:0];
GR[Rd+1][31:16] = GR[Rs][31:16] - GR[Rt][15:0];
```

异常:

;

备注:

Rd 用 0 槽寄存器写入通路, *Rd+1* 使用 1 槽寄存器写入通路。

VITHSEL

格式:

VITHSEL Rd, Rs, Rt

目的:

进行路径的选择

描述:

Rs 及 Rt 的高 16 位及低 16 位分别存储了 4 条路径的路径度量值，分别进行比较，得出两个状态度量 state metric 并更新到 Rd 和 Rd+1 寄存器的高 16 位中。同时产生两个指示路径选择的 transition bit: T0, T1，分别添加到 VT 寄存器的末尾。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd 必须为偶数；VT0 和 VT1 为特殊寄存器

操作:

```
if (GR[Rt][15:0] > GR[Rt][31:16])
{
    GR[Rd+1][31:16] = GR[Rt][15:0];
    VT0 = VT0[30:0], 1'b0;
}
else
{
    GR[Rd+1][31:16] = GR[Rt][31:16];
    VT0 = VT0[30:0], 1'b1;
}
if (GR[Rs][15:0] > GR[Rs][31:16])
{
    GR[Rd][31:16] = GR[Rs][15:0];
    VT1 = VT1[30:0], 1'b0;
}
else
{
    GR[Rd][31:16] = GR[Rs][31:16];
    VT1 = VT1[30:0], 1'b1;
}
```

异常：

；

备注：

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。



VITLSEL

格式:

VITLSEL Rd, Rs, Rt

目的:

进行路径的选择

描述:

Rs 及 Rt 的高 16 位及低 16 位分别存储了 4 条路径的路径度量值，分别进行比较，得出两个状态度量 state metric 并更新到 Rd 和 Rd+1 寄存器的低 16 位中。同时产生两个指示路径选择的 transition bit: T0, T1，分别添加到 VT 寄存器的末尾。

限制条件:

Rd 为 GR，Rs 为 GR，Rt 为 GR，且 Rd 必须为偶数；VT0 和 VT1 为特殊寄存器

操作:

```
if (GR[Rt][15:0] > GR[Rt][31:16])
{
    GR[Rd+1][15:0] = GR[Rt][15:0];
    VT0 = VT0[30:0], 1'b0;
}
else
{
    GR[Rd+1][15:0] = GR[Rt][31:16];
    VT0[0:0] = VT0[30:0], 1'b1;
}
if (GR[Rs][15:0] > GR[Rs][31:16])
{
    GR[Rd][15:0] = GR[Rs][15:0];
    VT1[0:0] = VT1[30:0], 1'b0;
}
else
{
    GR[Rd][15:0] = GR[Rs][31:16];
    VT1[0:0] = VT1[30:0], 1'b1;
}
```

异常：

；

备注：

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。



VTCLEAR

格式:

VTCLEAR

目的:

清除 Transition Bit Registers (VT 寄存器)

描述:

清除 Transition Bit Registers (VT 寄存器)

限制条件:

操作:

$VT0 = 32'b0;$

$VT1 = 32'b0;$

异常:

;

备注:

;



VTRACE

格式:

VTRACE Rd, Rs

目的:

进行路径回溯操作，并将路径存入寄存器中

描述:

根据 Rs 中的回溯状态，对存储在 VT0 和 VT1 寄存器中的 transition bits 进行回溯，将回溯值写入 Rd、回溯状态写入 Rd+1。VT0 和 VT1 寄存器中的 transition bits 由 VITLSEL 和 VITHSEL 指令以以下格式存储:

```
VT0[31] Transition bit [State 0]
VT0[30] Transition bit [State 1]
VT0[29] Transition bit [State 2]
... ..
VT0[0] Transition bit [State 31]
VT1[31] Transition bit [State 32]
VT1[30] Transition bit [State 33]
VT1[29] Transition bit [State 34]
... ..
VT1[0] Transition bit [State 63]
```

限制条件:

操作:

```
S = GR[Rs][5:0];
if (S < 32)
{
    temp[0] = VT0[31-S];
}
else
{
    temp[0] = VT1[63-S];
}
temp1[5:0] = 2* GR[Rs] [5:0] + temp[0];
GR[Rd] = 31'b0, temp[0];
GR[Rd+1] = 26'b0, temp1[5:0];
```

异常：

；

备注：

Rd 用 0 槽寄存器写入通路，Rd+1 使用 1 槽寄存器写入通路。



3.8.4. VSTATUS 寄存器

3.8.4.1. 配置方法

通过 spr 读写，地址为 007f_0B00

3.8.4.2. 寄存器列表

Filed	Name	Initial	R/W	功能
[31:3]	reserve	29'd0	R	保留
[2]	OVFR	1'b0	R/W	实数溢出位
[1]	OVFI	1'b0	R/W	虚数溢出位
[0]	SAT_EN	1'b0	R/W	饱和压缩使能位